

# Esercizi su FPGA



UNIVERSITÀ DEGLI STUDI DI PERUGIA

Mirko Mariotti

July 24, 2017



## Contents





2/21 Esercizi su FPGA



# UNIVERSITÀ DEGLI STUDI DI PERUGIA

# Setup del Laboratorio

Mirko Mariotti

# Accesso ed Ambiente



Per questi esercizi si possono usare gli account lab2userXY.

 Il sistema è Linux con una distribuzione Debian 7 (Wheezy) e Gnome classico con Desktop Environment.





- Per questi esercizi si possono usare gli account lab2userXY.
- Il sistema è Linux con una distribuzione Debian 7 (Wheezy) e Gnome classico con Desktop Environment.

# Accesso ed Ambiente

- Al laboratorio si può accedere con le credenziali di Ateneo (se autorizzati).
- Per questi esercizi si possono usare gli account lab2userXY.
- Il sistema è Linux con una distribuzione Debian 7 (Wheezy) e Gnome classico con Desktop Environment.





5/21 Esercizi su FPGA



# Caratteristiche:

- Marca: Digilent
- Chip: Xilinx Artix 7 XC7A35T-1CPG236C
- Celle: 33280
- Frequenza: 450 MHz
- 16 user switches
- 16 user LEDs
- Part number: xc7a35ticpg236-1L
- altre ...



# Il software utilizzato per la programmazione dei device Xilinx è Vivado.



# UNIVERSITÀ DEGLI STUDI DI PERUGIA

# Circuiti Combinatori

Mirko Mariotti

# Circuiti Combinatori



# Sono circuiti il cui funzionamento riguarda solo la relazione ingresso-uscita.



- Creazione di un progetto con Vivavo.
- Inserimento di un modulo Verilog per realizzare la porta logica Not.
- Sintesi del circuito.
- Verifica dello schematico risultante.
- Verifica dei valori di verità.



- Creazione di un progetto con Vivavo.
- Inserimento di un modulo Verilog per realizzare la porta logica Not.
- Sintesi del circuito.
- Verifica dello schematico risultante.
- Verifica dei valori di verità.



- Creazione di un progetto con Vivavo.
- Inserimento di un modulo Verilog per realizzare la porta logica Not.
- Sintesi del circuito.
- Verifica dello schematico risultante.
- Verifica dei valori di verità.



- Creazione di un progetto con Vivavo.
- Inserimento di un modulo Verilog per realizzare la porta logica Not.
- Sintesi del circuito.
- Verifica dello schematico risultante.
- Verifica dei valori di verità.



- Creazione di un progetto con Vivavo.
- Inserimento di un modulo Verilog per realizzare la porta logica Not.
- Sintesi del circuito.
- Verifica dello schematico risultante.
- Verifica dei valori di verità.



# Porte Logiche Porta Not

# UNIVERSITÀ DEGLI STUDI DI PERUGIA

# Simboli

Tavola di verità

# Codice verilog



## <sup>11/21</sup> Esercizi su FPGA



# Porte Logiche Porta Not

# UNIVERSITÀ DEGLI STUDI DI PERUGIA

# Simboli

# Tavola di verità

# Codice verilog

### Table: Tavola Verità



### <sup>11/21</sup> Esercizi su FPGA



# Porte Logiche Porta Not

# UNIVERSITÀ DEGLI STUDI DI PERUGIA

# SimboliTavola di verità

# Codice verilog

#### 

### <sup>11/21</sup> Esercizi su FPGA



# Porte Logiche Porta And

Provare a ripetere l'esercizio con una porta And:



```
module andm (
    input wire A,
    input wire B,
    output wire C
);
assign C = A & B;
```

endmodule

<sup>12/21</sup> Esercizi su FPGA



UNIVERSITÀ DEGLI STUDI DI PERUGIA

Porte Logiche Porta Or

Provare a ripetere l'esercizio con una porta Or:



```
module orm (
    input wire A,
    input wire B,
    output wire C
);
assign C = A | B;
```

endmodule

<sup>13/21</sup> Esercizi su FPGA



# Porte Logiche Reti più complesse 1

UNIVERSITÀ DEGLI STUDI DI PERUGIA

Vedere cosa succede con reti piu' complesse.

```
module complex(
    input wire A,
    input wire B,
    input wire C,
    output wire D,
    output wire E
);
    assign D = A \& (B | C);
    assign E = B | C;
```

endmodule

#### Esercizi su FPGA 14/21



UNIVERSITÀ DEGLI STUDI DI PERUGIA

# Porte Logiche Reti più complesse 2

Vedere cosa succede con reti piu' complesse.

module complex( input vire A, input vire B, input vire C, input vire D, input vire F, input vire G, output vire G, output vire H ); assign H = A & ((B | C) & (!D & (F | !G)) | E); endmodule



# UNIVERSITÀ DEGLI STUDI DI PERUGIA

**I/O** 

Mirko Mariotti

# File di constraints

- Il file di contraints mappa gli input-output effettivi agli elementi in verilog.
- Un esempio è fornito dal produttore della evaluation board.
- Va incluso nel progetto.

UNIVERSITÀ DEGLI STUDI DI PERUGIA



- Importare il clock dentro il progetto come input.
- Importare un led dentro il progetto come output.
- Far lampeggiare il led.

```
module blink(
    input clk,
    output reg [7:0] led
);
    /* always */
    always @ (posedge clk) begin
    led[0] <= clk;
    end
endmodule
```

<sup>18/21</sup> Esercizi su FPGA



- Importare il clock dentro il progetto come input.
- Importare un led dentro il progetto come output.

```
Far lampeggiare il led.
```

```
module blink(
    input clk,
    output reg [7:0] led
);
    /* always */
    always @ (posedge clk) begin
    led[0] <= clk;
    end
    contractule
```

Esercizi su FPGA

18/21



- Importare il clock dentro il progetto come input.
- Importare un led dentro il progetto come output.
- Far lampeggiare il led.

```
module blink(
    input clk,
    output reg [7:0] led
);
    /* always */
    always @ (posedge clk) begin
    led[0] <= clk;
    end
    endmodule
```



- Importare il clock dentro il progetto come input.
- Importare un led dentro il progetto come output.
- Far lampeggiare il led.

```
module blink(
    input clk,
    output reg [7:0] led
);
    /* always */
    always @ (posedge clk) begin
        led[0] <= clk;
    end
endmodule
```

<sup>18/21</sup> Esercizi su FPGA



UNIVERSITÀ DEGLI STUDI DI PERUGIA

# Far lampeggiare il LED0 con una frequenza di circa 2 Hz.

```
module counter(
    input clk,
    output reg [7:0] led
);
initial
    counter <= 0;
reg [32:0] counter;
/* always */
always @ (posedge clk) begin
    led [0] <= counter [23];
    counter <= counter + 1;
end
```

endmodule

<sup>19/21</sup> Esercizi su FPGA



# UNIVERSITÀ DEGLI STUDI DI PERUGIA

# Esercizi completi

Mirko Mariotti



- Utilizzare lo switch0 per pilotare il LED0 (lampeggia se lo switch è attivo altrimenti no)
- Regolare la frequenza con switch 1 (se è attivo raddoppiare la frequenza)
- Realizzare coi led da 1 a 8 un counter binario.
- Partendo con uno dei 16 led acceso e gli altri spenti, fare in modo che premendo il tasto destra il led accesso si sposti a destra. Stessa cosa a sinistra.